Друга информация
Съдържание
Увод 4
Глава 1 : Архитектура на съвременни мултипроцесорни системи с обща памет. 7
Глава 2 : Преглед на архитектурните особености на FPGA - чиповете , използвани за конструиране на многопортова памет. 11
2.1. Особености на FPGA - чиповете от фамилията Spartan 3E 11
2.1.1. Входно-изходни блокове (IOBs) 13
2.1.2. Програмируеми логически блокове (CLB) 16
2.1.3. Блокове RAM 17
2.1.4. Умножители 19
2.1.5. Блокове за управление на тактови сигнали (БУТС) 21
2.2. Oписание на развойна платка, използвана в дипломната работа 24
Глава 3 : Архитектурно и функционално проектиране на мултипроцесорни системи с обща, многопортова памет за данни 33
3.1. Проектиране на четирипортова RAM памет 33
3.2. Проектиране на 8-портова RAM памет 38
3.3. Запис в „голямата” памет 43
3.4. Четене от „голямата” памет 46
3.5. Четене и запис в „бързата” памет 50
Глава 4 : Имплементиране на мултипроцесорни системи с многопортова памет върху FPGA - чип. 58
4.1. Архитектура на използваното процесорно ядро PicoBlaze 58
4.2. Софтуерно процесорно ядро KCPSM3 (PicoBlaze) 63
4.3. Имплементиране върху FPGA - чип на проектирания двуядрен процесор 70
4.4. Представяне на резултати от развойната среда 78
4.4.1. Синтез на абстрактна работна RTL схема на системата: 78
4.4.2. МАР репорт: 87
Глава 5 : Изследване и сравнителен анализ на функционирането на мултипроцесорни системи с архитектура с обща памет върху чип. 89
5.1. Резултати от симулацията 89
5.1.1. Симулации за четирипортовата памет: 89
5.1.2. Симулации за 8-портовата памет: 92
5.2. Време за достъп до паметта 95
5.2.1. Време за достъп до паметта на единичен блок 95
5.2.2. Време за достъп до 4-портовата памет 96
5.2.3. Време за достъп до паметта на 8-портовата памет 96
Заключение 97
Използвана литература 98
Приложение 99