Друга информация
Увод

1. Изисквания към проекта
2. Архитектурно и функционално проектиране на командния модул
3. RTL – синтез и имплементиране на системата с помощта на VHDL и средата WebPack.
3.1. RTL- синтез и имплементиране на основните блокове на системата с помощта на VHDL
3.2. Резултат от RTL – синтеза на системата като цяло
3.3. Обща информация за дизайна, генерирана от развойната среда WebPack
3.4. Резултати от Synthesis доклад на развойната среда
3.5. Разположение на системата върху FPGA – чипа
4. Разработка на програма на асемблер за процесорното ядро KCPSM3
5. Експерименталните резултати от симулация на работата на системата
Заключение
Приложение:
А. Код на програмата на асемблер за софтуерното ядро KCPSM3
Б. VHDL код