Друга информация
СЪДЪРЖАНИЕ НА ДИПЛОМНАТА РАБОТА.
ГЛАВА 1. ПРОЕКТИРАНЕ В ПРОГРАМИРУЕМА СРЕДА. -4-
1.1. Обща теория в развитието на програмируемата логика. -4-
1.1.1. Използване на памети тип ROM. -5-
1.1.2. Използване на памети тип PROM. -8-
1.1.3. Основни структури на PLD. -15-
1.1.4. PLA Архитектура. -17-
1.1.5. PAL Архитектура. -19-
1.1.6. PLD Архитектура. -20-
1.1.7. Сложни програмни логически устройства CPLD. -23-
1.1.8. Логически програмируеми устройства на XILINX. -24-
1.1.8.1. CPLD от серията XC9500 – Xilinx. -24-
1.1.8.2. Поле от програмируеми редове (Field Programmable -28-
Gate Arrays- FPGA).
1.1.9. Класификация на PLD. -31-

ГЛАВА 2. РАЗВОЙНА ПЛАТКА НА COOL RUNNER II CPLD. -32-
2.1. Обща информация. -32-
2.2. Блокови схеми на архитектурите на CPLD чиповете. -33-
2.3. Инсталиране на софтуера. -35-
2.4. Демонстрационен дизайн. -36-
2.5. Конфигуриране. -37-
2.6. Измерване на ток и температура. -38-
2.7. Захранващи източници. -39-
2.8. Генератори на тактова честота. -40-
2.9. Потребителски Вх./Изх. (I/O). -41-
2.10. Допълнителни конектори за разширения. -43-
2.11. LCD периферен модул (PmodCLP). -44-

ГЛАВА 3. БРОЯЧ НА ДЖОНСЪН С РАЗВОЙНА ПЛАТКА -45-
COOL RUNNER II CPLD.
3.1. Развоен софтуер. -45-
3.2. Модели на използваните елементи за реализация -46-
„Брояч на Джонсън“.
3.2.1. Елемент D2_4E. -46-
3.2.2. Елемент CB2CE. -47-
3.2.3. Елемент FD (D Flip-Flop). -48-
3.2.4. Елемент INV. -49-
3.2.5. Означаване на входове-изходи (Input/Output). -50-
3.2.6. Програмиращ софтуер „Digilent Adept”. -51-
3.3. Описание на принципната схема на „Брояч на Джонсън“. -52-
3.4. Приложение на развойна платка COOL RUNNER II CPLD. -53-

ГЛАВА 4. Приложения. -54-
4.1. Принципна схема на „Брояч на Джонсън в Xilinx-ISE“. -55-
4.2. „Брояч на Джонсън“-принципна схема. -56-
4.3. Принципна схема на периферен модул за разработки с -57-
COOL RUNNER II CPLD.
4.4. Печатна платка на периферен модул за разработки с -57-
COOL RUNNER II CPLD.
4.5. Развойна платка на COOL RUNNER II CPLD. -58-